---

前言

在硬件开发中，我们常会见到芯片的电源管脚之前会接一个或多个电容，这个电容就叫做去耦电容。

通常来说，这个电容的选型以及设计都是参照已有方案或者老工程师的经验，当然，这么应用在大多数情况下都没有问题。但是不出问题不代表没问题，所以还是有必要探究以下其中原理及选型规则。

一、什么是去耦，为什么要去耦

“去耦”（Decoupling）这个术语在电子工程中指的是一种技术手段，用来隔离或减少电路中的信号或电源的干扰。具体来说，“去耦”主要有两个方面的含义：

电源去耦（Power Decoupling）

电源去耦是指通过使用电容器或其他滤波器件，将电路中的电源电压与噪声源进行隔离，确保电源电压的稳定性。

电源去耦的主要目标是：

减少电源噪声：电源噪声可能由各种来源产生，比如电源线的电磁干扰、其他电路组件的开关噪声等。去耦电容能够滤除这些噪声，平滑电源电压。
提供瞬态电流：当电路中某些部分需要突发电流时（例如数字电路中的高速开关），去耦电容能够在电源电压出现瞬间下降时提供电流，保持电压稳定。

信号去耦（Signal Decoupling）

信号去耦指的是通过电容或其他滤波技术，将一个信号源和负载之间的干扰隔离开来，减少它们之间的干扰。

信号去耦的主要作用

隔离干扰：避免信号源和负载之间的干扰或噪声影响到信号的质量。尤其在模拟电路中，这种去耦措施有助于提高信号的清晰度和准确性。
提升信号完整性：在高速数字信号中，去耦技术可以防止信号之间的串扰，提高信号传输的稳定性和可靠性。

二、去耦电容的选型及应用

1.选型

去耦电容的选型涉及多个方面，有容量、封装、电容类型、ESR（等效串联电阻）、额定电压等多方面的影响，为使小白或是新手工程师快速掌握这一技能，我把选型分为几个步骤，只要按照步骤，就能大致选出符合要求的去耦电容。

步骤一

确定额定电压：电容的额定电压一般降额70%-80%处理，也就是说，如果电路板最大工作电压为10V，那么电容的额定电压选在30-50V左右。

步骤二

确定容量：不同容值的电容，在同一频率下是有不同阻抗的，容值越大，低频特性越好。而容值越小，则高频特性越好。所以一般都采用电容混搭的方法来保证在全频率下的较低阻抗。首先要关注电路的工作频率，即电路最关键的信号频率。如果电路中有多个频率成分，应该关注这些频率范围，通常选用电容的谐振频率要远大于电路的工作频率，（电容的谐振频率请自行查阅）。在上述基础上选择适当容量的电容。

步骤三

确定封装及电容类型：去耦电容一般用三种类型的电容，分别是电解电容、瓷片电容、钽电容，直接说结论：电解电容：适用于大容量、低频去耦和滤波，成本低，但体积大，寿命较短。
瓷片电容：适用于高频去耦和小容量需求，体积小，无极性，性能稳定。
钽电容：适用于对高稳定性、低ESR和小体积有较高要求的应用，价格较高，寿命长，但有极性问题。
封装一般根据电路板空间以及成本做考量，空间大，可以用大封装，空间小，可用小封装。
根据电路的实际情况和成本方面考虑。

应用

具体的应用可分两种，一种是一大一小两个电容并联，一种是多个相同电容并联。直接说结论。
一大一小电容并联：适用于需要同时处理低频和高频噪声的场合。大电容处理低频波动，小电容处理高频噪声。这种配置可以充分发挥不同电容的优点，适合各种电路中的去耦需求。

大电容（如10µF或100µF）：用于低频去耦和电源平滑。其作用是减少电源电压的低频波动。
小电容（如0.01µF或0.1µF）：用于高频去耦。小电容能在高频下提供低阻抗，有效过滤高频噪声。

多个相同电容并联：适用于高频去耦，能有效降低总的ESR和ESL，提高高频性能。适合对高频噪声有较高要求的电路，尤其是高速数字电路。

三、去耦电容的放置及注意事项

靠近IC电源引脚：去耦电容应尽可能靠近IC的电源引脚和地引脚放置，以减少寄生电感和等效电阻的影响。
避免长的连接线：长的连接线可能引入额外的电感，影响去耦效果。应尽量缩短电容器与IC之间的连线。
均匀放置：去耦电容一般在IC的每一个电源引脚处都会放最少1个的去耦电容，所以，去耦电容的数量一定要足够。


当然BGA封装的去耦电容也可放在PCB的背面。

---

总结

上述文章讲述了硬件开发中去耦（滤波）电容问题，下一篇文章我将主要讲述旁路电容与去耦电容的区别。如有错误，敬请批评指正。